1. Jurnal [Kembali]
Percobaan 3a :
a. Alat
a. Jumper
Gambar 1. Jumper
b. Panel DL 2203D
c. Panel DL 2203C
d. Panel DL 2203S
e. Module D’Lorenzo
Gambar 2. Modul De'Lorenzo
b. Bahan
a. IC 74193(JK filp flop)
b. IC 74192
c. Power DC
d. Switch (SW-SPDT)
e. Logicprobe atau LED
Percobaan 3a
Percobaan 3b
4. Prinsip Kerja [Kembali]
a. Percobaan 3a
Pada percobaan 3a yang merupakan percobaan syncronous counter, digunakan 2 buah counter yakni IC 74193 dan 74192 yang outputnya terhubung ke logic probe dan kaki inputnya terhubung ke switch yang terhubung ke Vcc dan ground. Pada IC 74193 dan IC 74192 kaki D0, D1, D2, dan D3 terhubung ke switch B4, B5, B6, B7, pada kaki UP terhubung ke switch B1, pada kaki DN terhubung ke kaki B2, pada kaki PL terhubung ke kaki B3 dan kaki MR terhubung ke B0. Pada IC 74193 dan 74192, dia akan mencacah atau menghitung bilangan hexadesimal dari 0-15 (F) yakni dari biner 0000 - 1111
Variasi kondisi pada percobaan 3a sebagai berikut :
- Apabila S0=don't care, S1=don't care, S2= don't care, S3=don't care, maka output yang dihasilkan 0000 yang ditandai logicprobenya tidak menyala (off). Hal ini disebabkan karena pada counter IC 74192 maupun counter IC 74193 S0 terhubung ke kaki MR yang berfungsi untuk mereset sehingga ouput yang terbaca yakni 0000.
- Apabila S0=0, S1=0, S2= don't care, S3=don't care, output yang dihasilkan akan counter up syncronous yang ditandai logic probe yang berganti-gantian berlogika 1 atau 0 sesuai dengan memvariasikan S4, S5, S6, dan S7.
- Apabila S0=0, S1=0, S2=0, S3=0, maka output yang dihasilkan akan counter up syncronous yang ditandai logic probe yang berganti-gantian berlogika 1 atau 0 sesuai dengan memvariasikan S4, S5, S6, dan S7.
- Apabila S0=0, S1=clock, S2= 1, S3=1, maka output yang dihasilkan akan dalam kondisi counter up syncronous, dimana S1 terhubung ke clock dan S2 berlogika 1 yang akam menyebabkan counter IC 74193 dan IC 74192 akan mencacah secara berurutan dai hexadesimal 0-15(F) yakni dari 0000 - 1111.
- Apabila S0=0, S1=1, S2= clock, S3=1, maka output yang dihasilkan akan dalam kondisi counter dwon syncronous, dimana S2 terhubung ke clock dan S1 berlogika 1 yang akan menyebabkan counter IC 74193 dan IC 74192 akan mencacah secara berurutan dari hexadesimal 15(F) - 0 yakni dari 1111 - 0000.
b. Percobaan 3b
Pada percobaan 3b, dimana memiliki bentuk rangkaian yang sama seperti 3a namun ada pendambahan 2 buah gerbang OR yang dihubungkan ke inputan UP dan DN setiap IC. Jika inputan pada UP, DN, PL dan MR divariasikan maka inputan PL tersebut dibuat dalam kondisi 0 maka output akan menyesuiakan dengan inputan pada D1, D2, D3, D4. Adapun unutk membuat kondisi menyala maka PL harus berlogika '1' dan untuk UP dan DOWN dibuat dlam kondisi salah satu 1 dan satunya terhubung ke clock, dimana menjadikan salah satu terhubung ke clock maka saklar yang diberikan berlogika 0 karena terdapat gerbang logika OR yang akan mengubah kondisi ke clock. sehingga disaat PL berlogika 1, DN 0, UP 1 maka output yang dihasilakan berupa counter down, jika UP yang 0 maka counter up. Adapun keadaan UP dan DOWN alah urutan bit yang ditampilkan oleh LED dimana UP dari 0000 ke 1111 (IC 74193) dan 0000 ke 1001 (IC 74192) sedangkan kondisi DOWN dari 1111 ke 0000 atau 1001 ke 0000.
Percobaan 3a
Percobaan 3b
6. Analisa [Kembali]
Percobaan 3 :
1.Analisa output percobaan berdasarkan IC yang digunakan
Jawab :
Dari percobaan yang dilakukan menggunakan 2 tipe IC, yaitu 74193 dan 74192. Baik percobaan 3a dan 3b sama- sama menggunakan IC 74193 dan 74192.
Pada IC 74193 terdapat clear, up, down, dan load dimana output yang dihasilkan bergantung pada kondisi loadnya, dimana loadnya aktif low atau lolgika 0. Ketika load tidak aktif, maka IC akan mencounter. Outputnya adalah counter up atau counter down yang mencacah dari 0000 sampai dengan 1111 biner atau (0-15).
Pada IC 74192 juga decade up atau down counter yang mencacah dari 0000 sampai dengan 1001 biner atau dari 0 sampai dengan 9 desimal atau (0-9).
2.Analisa hasil percobaan pada kondisi 3 dan 4
Jawab :
• Dari percobaan 3a kondisi 3 dimana saat S3, S2, S1 dan S0 berlogika 0 maka output pada rangkaian yaitu LED mati dan tidak ada LED yang hidup, hal ini karena arus yang mengalir ditolak oleh dioda.
• Pada percobaan 3a kondisi 4 dimana S3, S2 berlogika 0, S1 nya clock dan S0 berlogika 0, maka output yang didapatkan berada dalam kondisi counter UP dan akan mencacah dan akan mencacah hexadesimal dari 0-15(F) yakni dari 0000 - 1111. Hal ini disebabkan karena pada UP diberi CLK dan DN diberi logika 1 sehingga akan terjadi perhitungan dari kecil ke besar.
• Pada percobaan 3b kondisi 3, diman S3 berlogika 0, S2 berlogika 1, dan S1, S0 berlogika 0, maka output yang didapatkan yaitu mati/0.
• Pada kondisi 4 percobaan 3b, dengan S3, S2 dan S0 berlogika 1 sedangkan S0 berlogika 0, sehingga output yang dihasilkan yaitu reset.
3.Apa pengaruh gerbang OR pada rangkaian
Jawab :
Gerbang OR digunakan pada rangkaian 3b, dimana gerbang OR berpengaruh untuk inputan yang akan masuk pada pin UP dan DN. Jadi, di salah satu input kedua gerbang OR diberi sinyal clock, sedangkan input satunya lagi adalah keluaran dari S1 dan S2. Jadi ketika gerbang OR terhubung ke input UP dan DN dimana apabila UP diberikan clock dan DN diberi input 1 maka akan terjadi counter UP. sebaliknya apabila DN diberikan input clock dan UP diberi logika 1 maka akan terjadi counter down. jadi gerbang OR memiliki pengaruh terhadap counter UP dan Down.
Jadi gerbang OR ini memiliki pengaruh terhadap counter UP dan DN.
Tidak ada komentar:
Posting Komentar