TUGAS 3 : ELEKTRONIKA

 SUB - CHAPTER 5.2

CONSTRUCTION AND

CHARACTERISTICS OF JFETs

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Example 

7. Problem 

8. Pilihan Ganda 

9. Link Download

1. Tujuan[kembali]

    • Dapat memahami materi Bab 5.2 JFETs

    • Dapat mengetahui prinsip kerja  JFETs

    • Dapat mensimulasikan rangkaian dari JFETs

2. Alat dan Bahan[kembali]

    a. Alat

        • Battery

Berfungsi untuk mensuplai tegangan pada rangkaian.

        • Ground

       

Ground Berfungsi sebagai untuk meniadakan beda potensial dengan mengalirkan arus sisa dari kebocoran tegangan atau arus pada rangkaian.

        

    b. Bahan

        • Transistor 2N3370

Saluran atau Kanal pada jenis ini terbentuk dari bahan semikonduktor tipe N dengan satu ujungnya adalah Source (S) dan satunya lagi adalah Drain (D). Mayoritas pembawa muatan atau Carriers pada JFET jenis Kanal-N ini adalah Elektron.

Gate atau Gerbang pada JFET jenis Kanal-N ini terdiri dari bahan semikonduktor tipe P. Bagian lain yang terbuat dari Semikonduktor tipe P pada JFET Kanal-N ini adalah bagian yang disebut dengan Subtrate yaitu bagian yang membentuk batas di sisi saluran berlawanan Gerbang (G).

Tegangan pada Terminal Gerbang (G) menghasilkan medan listrik yang mempengaruhi aliran pada pembawa muatan yang melalui saluran tersebut. Semakin Negatifnya V_G,  semakin sempit pula salurannya yang akhirnya mengakibatkan semakin kecil arus pada outputnya (I_D).

3. Dasar Teori[kembali]

    JFET adalah perangkat tiga terminal dengan satu terminal yang mampu mengontrol arus antara dua terminal lainnya. Untuk transistor JFET n- perangkat saluran akan muncul sebagai perangkat terkemuka, dengan paragraf dan bagian yang dikhususkan untuk dampak penggunaan p- saluran JFET.

Perhatikan Gambar. 5.2 bahwa 

• bagian utama dari struktur tersebut adalah material tipe-n yang membentuk saluran antara lapisan tertanam material tipe-p. 
• Bagian atas saluran tipe-n dihubungkan melalui kontak ohmik ke terminal yang disebut drain (D), 
• sedangkan ujung bawah dari bahan yang sama dihubungkan melalui kontak ohmik ke terminal yang disebut sumber (S ). Kedua material tipe-p dihubungkan bersama dan kegate (G) terminal. oleh karena itu, saluran pembuangan dan sumber terhubung ke ujung saluran tipe-n dan gerbang ke dua lapisan material tipe-p. 
• JFET memiliki dua persimpangan pn dalam kondisi tanpa bias.Hasilnya adalah daerah penipisan pada setiap persimpangan  menyerupai daerah  dari dioda dalam kondisi tidak bias. 

Analogi air pada Gambar 5.3 memberikan pengertian untuk kontrol JFET di terminal gerbang dan kesesuaian terminologi yang diterapkan pada terminal perangkat.

• Sumber tekanan air dapat diibaratkan tegangan yang diberikan dari drain ke source yang akan membentuk aliran air (elektron) dari spigot (sumber). "Gerbang", melalui sinyal yang diterapkan (potensial), mengontrol aliran air (muatan) ke "saluran pembuangan".
• Terminal drain dan sumber berada di ujung yang berlawanan dari saluran-n karena terminologi didefinisikan untuk aliran elektron.
• VGS= 0 V, VDS Beberapa Nilai Positif

Pada Gambar 5.4, tegangan positif VDS telah diterapkan melintasi saluran dan gerbang telah dihubungkan langsung ke sumber untuk menetapkan kondisi VGS= 0 V. 

 Saat tegangan VDD (VDS) diterapkan, elektron akan ditarik ke terminal drain, membentuk ID arus konvensional dengan arah yang ditentukan.

• Pada Gambar 5.6. Semakin horizontal kurva, semakin tinggi resistansi, mendekati ohm "tak terbatas" di wilayah horizontal.
• Jika VDS dinaikkan ke tingkat di mana tampak bahwa dua daerah penipisan akan "menyentuh" ​​seperti yang ditunjukkan pada Gambar 5.7, kondisi yang disebut pinch-off akan terjadi.
• pinch-off akan terjadi ketika Tidak adanya arus drain yang akan menghilangkan kemungkinan tingkat potensial yang berbeda melalui material saluran-n ke berbagai level bias balik di sepanjang persimpangan pn. Akibatnya adalah hilangnya distribusi wilayah penipisan

Karena VDS ditingkatkan melebihi VP, wilayah pertemuan dekat antara dua wilayah penipisan akan bertambah panjangnya di sepanjang saluran, tetapi tingkat ID pada dasarnya tetap sama.

ID= IDSS, IDSS adalah arus drain maksimum untuk JFET dan ditentukan oleh kondisi VGS = 0 V dan VDS >| VP |. Perhatikan pada Gambar 5.6 bahwa VGS 0 V untuk seluruh panjang kurva.

gambar 5.9

Tegangan negatif 1 V telah diterapkan antara gerbang dan terminal sumber untuk level VDS rendah. Efek dari VGS bias negatif yang diterapkan adalah untuk menetapkan daerah penipisan yang serupa dengan yang diperoleh dengan VGS 0 V tetapi pada tingkat VDS yang lebih rendah. Oleh karena itu, hasil dari penerapan bias negatif pada gate adalah untuk mencapai tingkat saturasi pada tingkat yang lebih rendah dari VDS

Resistor Terkendali Tegangan

Persamaan berikut akan memberikan perkiraan pertama yang baik ke level resistansi dalam hal tegangan yang diberikan

dimana ro adalah resistansi dengan VGS = 0 V dan rd resistansi pada level tertentu dari VGS. Untuk JFET n-channel dengan ro sama dengan 10 kohm (VGS= 0 V, VP=- 6 V), akan menghasilkan 40 k pada VGS 3 V.

 pembalikan bahan jenis-p dan n 

Pada karakteristik Gambar 5.12, yaitu memiliki IDSS sebesar 6 mA dan tegangan pinch-off VGS 6 V.tanda minus hanya menunjukkan bahwa sumbernya memiliki potensi yang lebih tinggi daripada saluran pembuangan.

• Arus maksimum didefinisikan sebagai IDSS dan terjadi ketika VGS= 0 V dan VDS >| VP | seperti yang ditunjukkan pada Gambar 5.14a.
• Untuk tegangan gerbang-ke-sumber, VGS kurang dari (lebih negatif dari) pinch-offtingkat, arus drain adalah 0 A (ID 0 A) seperti yang terlihat pada Gambar. 5.14b.
• Untuk semua level VGS antara 0 V dan level pinch-off, ID saat ini akankisaran antara IDSS dan 0 A, masing-masing, seperti yang ditinjau oleh Gambar. 5.14c.

4. Percobaan[kembali]

 Prosedur percobaan :

1. Bukalah aplikasi proteus terlebih dahulu.

2.Buka schematic capture, pilih bagian component mode ( ), dan pada bagian devices klik         'P'.

3.Pastikan kategorinya berada pada all categories agar mudah dalam melakukan pencarian.

4.Ketikkan semua nama bahan komponen yang dibutuhkan dalam rangkaian.

5.Double klik komponen yang kita butuhkan agar komponen tersebut muncul dikolom Devices.

6. Buka bagian Terminals mode ( ).

7.Pilih terminal yang diperlukan.

8.Setelah semua komponen didapatkan, letakkan komponen pada papan rangkaian.

9.Rangkailah semua komponen sesuai prinsipnya.

10.Klik play (    ) pada bagian kiri bawah aplikasi untuk menjalankan rangkaian simulasi.

11.Saat di play, jika rangkaian simulasi sudah benar dan sesuai, maka akan muncul output.

◼ Gambar Rangkaian

◼ Prinsip Kerja

5. Video[kembali]

6. Example[kembali]

1. Buat sketsa kurva transfer untuk perangkat saluran-p dengan IDSS 4 mA dan VP 3 V.

Solusi :

Pada VGS VP / 2 3 V / 2 1,5 V, ID IDSS / 4 4 mA / 4 1 mA. Di ID IDSS / 24 mA / 2 2 mA, VGS 0,3VP 0,3 (3 V) 0,9 V. Kedua titik plot muncul pada Gambar 5.17 bersama dengan poin-poin yang ditentukan oleh IDSS dan VP.

2. Buat sketsa kurva transfer yang ditentukan oleh IDSS 12 mA dan VP 6 V !

Solusi :

Dua titik plot ditentukan oleh

IDSS = 12 mA dan VGS = 0 V

dan ID = 0 mA dan VGS = VP

Pada VGS = VP / 2 = 6 V / 2 = 3 V arus drain akan ditentukan oleh ID = IDSS / 4 = 12 mA / 4 = 3 mA. Di ID = IDSS / 2 = 12 mA / 2 = 6 mA gerbang-ke-sumber tegangan ditentukan oleh VGS 0,3VP 0,3 (6 V) 1,8 V. 

Keempat titik plot didefinisikan dengan baik pada Gambar 5.16 dengan kurva transfer lengkap.

7. Problem[kembali]

1.  Secara umum, beri komentar tentang polaritas berbagai tegangan dan arah arus untuk JFET n-channel versus JFET p-channel

Jawab :

Saluran atau Kanal pada jenis ini terbentuk dari bahan semikonduktor tipe N dengan satu ujungnya adalah Source (S) dan satunya lagi adalah Drain (D). Mayoritas pembawa muatan atau Carriers pada JFET jenis Kanal-N ini adalah Elektron. Saluran pada JFET jenis Kanal-P terbuat dari Semikonduktor tipe P. Mayoritas pembawa muatannya adalah Hole. Bagian Gate atau Gerbang (G) dan Subtrate-nya terbuat dari bahan Semikonduktor tipe N.

2.  Gambarkan konstruksi dasar JFET saluran-p

Jawab :

8. Pilihan Ganda[kembali]

1. Apa kepanjangan dari FET...

    a. Fire Effect Transistor

    b. Field Effect Transistor

    c. Flow  Effect Transistor

    d. Flash  Effect Transistor

Jawaban : B

2. Transistor N-Channel JFET (2N3370) memiliki berapa kaki...

    a. 2 kaki

    b. 1 kaki

    c. 4 kaki

    d. 3 kaki

Jawaban : D

9. Link Download[kembali]

⦁ Download HTML[Di sini]

⦁ Download Rangkaian Simulasi Proteus[Di sini]

⦁ Download Video[Di sini]

⦁ Download Datasheets Transistor 2N3370[Di sini]

⦁ Download Datasheets Resistor[Di sini]