MUHAMMAD SALMAN IKHSAN : Laporan Akhir Modul 4 Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Alat

a. Jumper

Gambar 1. Jumper

b. Panel DL 2203D

c. Panel DL 2203C

d. Panel DL 2203S

e. Module D’Lorenzo

Gambar 2. Modul De'Lorenzo

b. Bahan

a. IC 74111 (JK filp flop)

Gambar IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

b. Power DC

c. Switch (SW-SPDT)

d. Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel Kebenaran AND

d. Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel Kebenaran Logika NOT

f. Logicprobe atau LED

Gambar Logic Probe

3. Rangkaian Simulasi [Kembali]

Gambar rangkaian menggunakan Modul D'Lorenzo

Gambar rangkaian menggunakan Proteus

4. Prinsip Kerja [Kembali]

Pada percobaan 1 ini dirangkai suatu rangkaian Shift Register (register geser) keluaran output 4 bit dengan perwakilan output logicprobe. Pada rangkaian shift register keluaran 4 bit ini berarti menggunakan 4 buah IC J-K flip flop sebagai perwakilan 1 bit keluaran untuk 1 buah J-K flipflop.

Pada rangkaian ini memiliki 4 input masukan dari J-K flip flop dan 4 input keluaran dari J-K flip flop dimana akan terjadi proses operasi SISO, SIPO, PISO, dan PIPO pada rangkaian sesuai pengaturan switch dan kondisi.Maka padaprosesnya akan terjadi sistem kerja serial dan paralel yang dimana pada rangkaian akan terjadi perwakilan dari penggeseran pada sistem serial maupun serempak pada sistem paralel baik itu masukan maupun keluaran suatu biner yang dimana pergeseran maupun serempak pada sistem serial dan paralel ini akan mewakili MSB dan LSB dari 4 bit binner masukan dan keluaran. Terjadinyam proses input dan output logika pada rangkaian ini juga berarti bahwa proses terjadinya register geser ini dapat menyimpan memori sementara pada masukan menuju keluaran bit ke-4 dari dearah lingkup keluaran 4 bit.

Kesimpulan dari percobaan 1, maka didapatkan hasil output pada masing-masing kondisi pada jurnal, untuk kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu/serial). Untuk kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu/serial), sedangkan untuk keluarannya keluar secara serentak (paralel). Untuk kondisi 3 bersifat PISO, karena inputannya masuk secara serentak (paralel), sedangkan keluarannya keluar secara bergantiang (satu per satu/serial). Dan untuk kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak/paralel).

5. Video Percobaan [Kembali]

6. Analisa [Kembali]

Percobaan 1 :

1. Analisa Output yang dihasilkan tiap tiap kondisi

Jawab :

✴ Kondisi 1

"B3-B6 = 0, (B0, B2 = 1), B1 = X"

Pada kondisi ini yaitu switch B3 sampai B6 terhubung pada input set aktif low pada J-K Flip-Flop yang diatur input logika 0, lalu input switch B0 dan B2 diatur pada inputan berlogika 1, dan pada input B1 dapat kita otak atik. Pada saat B1 diturunkan/dinaikkan bisa kita lihat pada outputnya terjadi pergeseran secara serial, dimana saat data masuk satu persatu dan pada saat keluar, tampilan outputnya juga keluar satu persatu dari 1 ke 0 dan 0 ke 1. Jadi bisa kita simpulkan bahwa kondisi 1 ini merupakan SISO (Serial In Serial Out). Dikarenakan masuk dan keluarnya data secar bergantian.

✴ Kondisi 2

"B3-B6 = 0, B1 = X, B0 = 1, B2 = ↓"

Pada saat kondisi 2, switch B3-B6 kita set menjadi 0, B1 sebagai input datanya, B0 diatur jadi logika 1, dan B2 sebagai inputan clock. Pada saat B2 pada kondisi logika, maka bisa dilihat clocknya berubah-ubah secara bergantian, dimana maulai masuknya data satu persatu. Kemudian saat switch diatur ke 0 pada B2, maka dapat terlihat outputnya/data langsung berhneti secara serempak, dimana keluarannya paralel. Jadi dapat disimpulkan bahwa kondisi 2 merupakan SIPO (Serial In Paralel Out), karena data yang masuk satu persatu dan data yang keluar secara serempak.

✴ Kondisi 3

"B3-B6 = X, B1 = 0, (B0, B2 = 1)"

Pada kondisi 3, switch B3 sampai dengan B6 sebagai input data, B1 nya di set jadi logika 0, B0 dan B2 logika 1. Pada saat B3-B6 di otak atik, bisa kita lihat pada modul D'Lorenzo, bawa input yang masuk secara serempak pada masing- masing H, dimana data tersebut merupakan paralel dan pada saat data keluar, maka data keluar secara bergantian atau satu persatu dan pada saat keluar perubahannya merupakan serial. Bisa kita simpulkan bahwa kondisi 3 merupakan PISO ( Paralel In Serial Out), karena data yang masuk secara serempak dan data yang keluar secara bergantian satu persatu.

✴ Kondisi 4

"B3-B6 = X, B0 = 1, (B1, B2 = 0)"

Pada kondisi 4, B3-B6 merupakan input data, B0 kita atur logika 1, dan B1,B2 berlogika 0. Pada saat dat diinputkan, maka yang terjadi daat masuk secara serempak/paralel, karena lampunya hidup semua, dan pada saat data keluar juga terjadi data yang tetap atau secara serentak. Jadi dapat disimpulkan bahwa kondisi 4 merupakan PIPO (Paralel In Paralel Out), karena data masuk secara paralel dan keluar secara paralel juga/secara serempak.

2. Jika gerbang AND pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

Jawab :

Pada saat gerbang AND dihapus, pengaruhnya yaitu kita tidak bisa menentukan mana yang serial ataupun paralel, kalau inputannya dari clock langsung, maka data yang masuk bergantian dan berlogika 0, sehingga kita tidak bisa menentukan serial atau paralelnya.

MUHAMMAD SALMAN IKHSAN

Laporan Akhir Modul 4 Percobaan 1

Tidak ada komentar:

Posting Komentar

Arsip Blog