Modul 3 Percobaan 1 Kondisi 5
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output 8 bit
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
Rangkaian sebelum disimulasikan
.png)
Rangkaian disimulasikan
4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan 1 merupakan bentuk rangkaian counter asyncronous. Pada rangkaian ini kita menggunakan RS flip- flop. Pertama RS flip- flop disusun sejajar sebanyak 8 buah agar mendapatkan ouput 8 bit. Kaki high SPDT terhubung pada VCC dan kaki low SPDT terhubung ke ground. Dapat dilihat pada rangkaian, CLK terhubung seri, hanya terhubung pada pin CLK flip-flop yang pertama dan input pada pin CLK dari flip- flop selanjutnya dipengaruhi oleh output dari flip-flop sebelumnya sehingga nilai dari keluarannya delay. Mangka dari itu output berubah dari 0 ke 1 menunggu nilai output Q =1 yang menyebakan keluaran output bergantian atau tidak serempak, dan nilai dari output random. Sesuai dengan teorinya counter asyncronous ini merupakan jenis counter yang tidak sinkron sehingga menyebabkan nilai outputnya beragam.
Jika SW2 di beri logika 0 dan SW1 diberi logika 1 maka output yang dihasilkan akan tereset menjadi 0 untuk semua outputnya. Sedangkan jika SW1 diberi logika 0 dan SW2 diberi logika 1 maka output yang dihasilkan akan berlogika 1 semuanya atau kondisi terlarang. Intinya untuk RS Flip-Flop inputnya CLK nya bergantung pada output Q pada RS Flip-Flop sebelumnya.
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar